崗位要求：
1、負責數(shù)字信號處理算法相關(guān)的FPGA編寫與驗證；
2、負責ADC/DAC，PLL芯片相關(guān)邏輯控制與性能分析；
3、負責高速數(shù)字邏輯的FPGA編程與驗證；
4、負責FPGA選型，指導電路設(shè)計工程師進行FPGA相關(guān)電路的設(shè)計；
5、參與產(chǎn)品級的系統(tǒng)驗證和設(shè)計整改；
6、項目相關(guān)文檔撰寫和維護。
任職資格：
1、計算機技術(shù)、電子信息類、生物醫(yī)學工程等相關(guān)專業(yè)本科以上學歷，碩士優(yōu)先；
2、2年以上FPGA設(shè)計開發(fā)經(jīng)驗，具有軟件無線電和高速數(shù)字邏輯相關(guān)的設(shè)計經(jīng)驗，熟悉FIR、CIC等數(shù)字信號處理算法的理論和實現(xiàn)方法，了解PCIE、Jesd204B等高速接口協(xié)議更佳；?
3、熟練掌握VHDL或者Verilog語言，優(yōu)良的RTL代碼風格。掌握高速數(shù)字邏輯的時序分析方法；
4、熟悉XILINX或ALTERA FPGA內(nèi)部結(jié)構(gòu)，熟悉相關(guān)開發(fā)工具(Vivado 、QuartusII、ModelSim等)和流程；
5、具有一定的系統(tǒng)驗證和調(diào)試經(jīng)驗，能夠根據(jù)設(shè)計目標確定仿真驗證方案和調(diào)試測試點；
6、具備良好的團隊合作和溝通能力，有強烈的探索精神，善于學習、工作認真負責、對設(shè)計的產(chǎn)品質(zhì)量精益求精，對結(jié)果負責。做事積極主動，在項目的時間管理和設(shè)計風險控制方面有一定的經(jīng)驗；
7、做事方式規(guī)范，在設(shè)計過程具有規(guī)范撰寫流程相關(guān)文檔和設(shè)計記錄文檔的良好習慣，能夠規(guī)范管理設(shè)計的工程代碼版本。